반도체 자신감 드러낸 인텔 "패키징 리더십 가져갈 것"

[아이뉴스24 민혜정 기자] 인텔이 반도체 패키징 기술에서 리더십을 가져가겠다고 강조했다. 인텔은 반도체 미세화 기술이 한계에 봉착하면서 패키징에서 활로를 찾고 있다.

인텔은 10일 테크 토크 온라인 세션을 열고 패키징 전략을 밝혔다.

팻 겔싱어 인텔 CEO는 "첨단 패키징 분야에서의 리더십을 바탕으로, 2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신 로드맵을 가속화하고 있다"며 "이를 위해 비교 불가한 혁신들을 활용하고 있다"고 강조했다.

반도체 공정은 크게 전공정과 후공정으로 이뤄진다. 전공정은 웨이퍼 위에 반도체 회로를 가공하는 방식이다. 패키징은 후공정으로 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 이를테면 애플리케이션 프로세서(AP), D램, 낸드플래시를 하나로 묶어 부피를 줄이고 속도를 향상시키는 식이다.

한국과학기술기획평가원에 따르면 세계 반도체 패키징 시장은 2015년부터 연평균 4.84% 성장해 2024년 849억 달러(약 98조원)에 이를 전망이다.

이에 따라 반도체 후공정(OSAT) 업체들이 주력이었던 패키징 시장을 대형 반도체 위탁생산(파운드리) 업체나 반도체 종합기업(IDM)이 노리고 있다.

이날 인텔이 선보인 패키징은 '포베로스 옴니', '포베로스 다이렉트'라고 명명한 패키징 기술이다. 인텔은 이를 2023년 이후 양산해 적용할 것이라고 발표했다. 포베로스 기술은 웨이퍼에서 칩을 자르지 않은 상태에서 건물을 짓듯 위로 칩들을 수직으로 연결하는 것이다.

나승주 인텔코리아 상무는 "포베로스 옴니는 실리콘 다이를 서로 연결하고 모듈 설계를 위한 3D 적층 기술을 활용해 무한한 유연성과 성능을 제공한다"며 "포베로스 다이렉트는 낮은 저항으로 구리와 구리를 서로 직접 연결할 수 있으며, 웨이퍼와 패키징의 경계를 모호하게 한다"고 말했다.

이어 "패키징 분야에서 지속적인 리더십을 가져가겠다"며 "이를 위한 로드맵을 준비하고 있다"고 덧붙였다.

인텔만 이같이 패키징 사업에 적극적인 건 아니다. 삼성전자도 패키징 사업에 드라이브를 걸고 있다. 이재용 삼성전자 부회장은 지난해 7월 패키징 기술을 개발하는 온양 사업장을 방문해 패키징 사업에 애착을 드러내기도 했다.

삼성전자는 지난 5월 로직 칩과 4개의 고대역 메모리(HBM) 칩을 하나로 구현한 2.5D 패키징 기술 '아이큐브4'를 개발했다. 이를 통해 복수의 칩을 1개의 패키지 안에 배치해 전송 속도는 높이고, 패키지 면적은 줄일 수 있다는 게 회사 측 설명이다.

세계 최대 파운드리 업체 TSMC도 패키징 시장 공략에 박차를 가하고 있다. TSMC는 일본에 공장 설립을 추진 중인데 이곳이 패키징 기지가 될 것이라는 관측이 나오고 있다. TSMC는 2012년부터 CoWoS(Chip-on-wafer-on-substrate)를 개발해 4개의 28nm 칩을 통합한 패키징 기술을 선보였다. 현재 5nm 공정 양산을 위한 패키징을 개발 중이다.

업계 관계자는 "패키징 기술을 고도화해야 하면서 규모가 큰 반도체 업체들도 관련 기술 개발게 박차를 가하고 있다"며 "다양한 기능을 가진 반도체 수요가 높아지면서 패키징이 반도체 업체의 중요한 경쟁력이 됐다"고 강조했다.

/민혜정 기자(hye555@inews24.com)